Silicon Labs的任意頻率低抖動時鐘發(fā)生器Si5332現(xiàn)在帶有嵌入式晶體選項.康比電子本應用筆記將介紹將時鐘發(fā)生器和晶體集成在一個封裝中的好處.優(yōu)勢包括減少解決方案占用空間,減少組件數(shù)量,降低電路復雜性,縮短設計時間和提高系統(tǒng)性能.所有這些好處都來自于您對硅實驗室計時產(chǎn)品的高質(zhì)量和穩(wěn)健的工程設計.

詳細分析嵌入式晶振解決方案如何能夠:

•減少組件數(shù)量

•降低電路復雜性

•減少董事會房地產(chǎn)

•提高系統(tǒng)性能

1.介紹

石英晶體諧振器是時鐘發(fā)生器最受歡迎的反射器.它們干凈的信號和廉價的制造證明它們的使用是合理的,即使這意味著印刷電路板中有額外的元件.隨著最近更精確的封裝制造技術(shù),將晶體和有源電路管芯包含在同一封裝中已經(jīng)變得可行.對于Si5332嵌入式晶體選項,封裝中包含外部供應商提供的高性能晶體.這帶來了許多優(yōu)勢,例如縮短從晶體到時鐘發(fā)生器芯片的參考輸入路徑,以及減小解決方案的尺寸.嵌入式晶體時鐘發(fā)生器方法的實際意義,以及它如何促進時鐘樹的開發(fā),將在以下章節(jié)中進行描述.

2.設計優(yōu)勢

時鐘樹是幾乎所有現(xiàn)代高性能電子系統(tǒng)的基礎模塊.時鐘樹的復雜性和性能要求不斷提高,使得時鐘樹在許多系統(tǒng)中成為一個關(guān)鍵的組件塊.時鐘樹設計和實現(xiàn)中的錯誤可能會產(chǎn)生不希望有的甚至是災難性的結(jié)果.細微的時鐘樹設計錯誤可能極難檢測,測試和驗證時鐘性能所需的工具也不容易使用或容易獲得.Silicon晶振公司型號Si5332的嵌入式晶體版本與ClockBuilderPrO(CBPrO)軟件一起,可以顯著減少許多時鐘樹設計的設計時間,工作量和復雜性.

2.1選擇合適的晶體(晶體選擇)

使用嵌入式晶體架構(gòu)最直接的好處是你不再需要擔心晶體了！為什么這是一個好處?因為晶體選擇不是一項簡單的任務.以晶體為時鐘樹的基礎,選擇錯誤的晶體可能成為許多系統(tǒng)問題的根源,如抖動增加,頻率穩(wěn)定性不可接受,頻率下降或?qū)C械沖擊或振動的敏感性增加.選擇合適的有源晶振需要了解選擇標準,例如等效串聯(lián)電阻(ESR),晶體切割,溫度系數(shù),負載電容,雜散電容,驅(qū)動功率,基波與三次諧波操作,頻率穩(wěn)定性和晶體老化等.它需要有經(jīng)驗的設計師來平衡所有因素,并為應用選擇最佳晶體.嵌入式晶體Si5332利用了硅實驗室在時鐘生成和振蕩器設計方面的豐富專業(yè)知識,以及與晶振廠家的密切關(guān)系.最終,通過使用嵌入式

crystal solution,您有可能消除系統(tǒng)中最重要,最復雜的一個模塊中的主要錯誤源.

2.2減少物料清單,減少占地面積,簡化印刷電路板布局

如果沒有外部晶體和支持電容,物料清單組件數(shù)量會減少.圖2.1顯示了用于外部和嵌入式晶體的Si5332評估板的印刷電路板布局頂層.沒有外部晶振意味著在復雜的貼片晶振布局或印刷電路板布局期間沒有額外的時間花費在屏蔽上.全內(nèi)部晶體和支持電路,以及硅實驗室時鐘發(fā)生器功能豐富的專業(yè)知識,比大多數(shù)競爭解決方案占用的空間更小.比較兩種布局,嵌入式晶體解決方案使用的面積比外部晶體布局少.

圖2.3.Si5332評估板與外部(左)和嵌入晶體(右)的并排照片.沒有外部元件時,嵌入晶體占據(jù)的面積較小.

2.3沒有痕跡,沒有煩惱

沒有外部晶振意味著不需要補償晶振電路中的雜散電容,因為沒有外部電路,雜散電容會導致頻率誤差.不需要印刷電路板模擬或參數(shù)提取來獲得雜散電容值來調(diào)整負載電容補償.沒有晶體印刷電路板走線也意味著減少信號耦合或從其他機載或系統(tǒng)內(nèi)電路“拾取”,從而在現(xiàn)實環(huán)境中產(chǎn)生更干凈的時鐘.

1/5