通過提供高Q值,穩(wěn)定的諧振和寬頻率范圍,石英晶體可以為高性能市場提供低抖動振蕩器.出于適當原因應用正確類型有助于優(yōu)化高性能設計.以下是石英振蕩器的類型以及它們在高帶寬應用中最有利的時候.

1.第三次泛音

第三個泛音石英晶體振蕩器利用振蕩模式,該振蕩模式以基波頻率的三倍諧振.通過低噪聲振蕩器電路捕獲第三個泛音并保持振蕩可能是棘手的.石英坯料必須具有非常高的質量,高純度和良好的拋光.否則,振蕩器電路可能不振蕩.

然而,以這么高的頻率驅動石英確實是典型頻率范圍的三倍.第三泛音(在大多數(shù)標準晶體中通常從大約20MHz到80MHz)可以容易地將頻率擴展到大約200MHz.在高性能應用中,從較高的基頻開始可以實現(xiàn)較低的乘法,并且隨著時鐘傳播到所有必要的子系統(tǒng),最終會增加噪聲.這些器件可以以較低的成本和較小的占地面積制造.簡單的振蕩器電路產(chǎn)生很少的過量噪聲,從而實現(xiàn)良好的低抖動和低噪聲設計.如果尺寸和低噪聲很重要,那么第三個泛音可能是要走的路,在你不需要大于200MHz的情況下.

2.鎖相環(huán)解決方案

由于晶體的基本振蕩器頻率具有接近80MHz的上限而沒有進入精品技術,因此許多電路被設計為倍增基本基頻的頻率并增加范圍.最常用的是鎖相環(huán)(PLL).

PLL是專用反饋系統(tǒng),在反饋路徑中采用分頻器.由于閉環(huán)的傳遞函數(shù)是反饋的反函數(shù),因此系統(tǒng)成為乘數(shù).這聽起來像是從低頻基站獲得更高頻率的簡單方法.雖然這種技術很常見,但確實需要付出代價.

PLL本身可能很復雜,與基本振蕩器芯片相比,這增加了成本.此外,它會增加噪音.PLL將晶體的基本相位噪聲相乘,然后引入稱為PLL駝峰的本底噪聲.該樓層往往成為高性能系統(tǒng)的限制因素.

最后,PLL消耗功率.當乘法更高,噪聲更低并且乘法更精細時,需要更多功率.盡管增加了成本,功耗,尺寸,復雜性和噪聲,但PLL已經(jīng)在高性能系統(tǒng)中發(fā)揮作用,特別是在需要高頻時.超過200MHz的頻率被認為是精品.良好的PLL設計具有低于130fs的超低相位噪聲,例如AX5或AX7,可以輕松支持一些最低抖動要求,同時提供50MHz至2.1GHz的任何頻率.

3.高頻基頻

隨著石英晶體被推向越來越高的共振頻率,有一點不能被認為是普通的晶體技術.雖然大多數(shù)石英晶體以基本模式工作(與第三泛音相比),但超過100MHz的振蕩需要納米尺度和光刻技術,這些技術被認為是精品.結果是產(chǎn)量較低的制造方法產(chǎn)生薄晶體.精品技術不靈活,需要為每個頻率空白生成微調.它還引入了成本.HFF技術可能不被視為主流.盡管如此,200MHz以上的一些低噪聲應用已經(jīng)從采用該技術中受益.

大多數(shù)超低抖動解決方案可通過低成本和低噪聲的第三泛音技術或頻率靈活的PLL技術來解決.選擇主要取決于頻率范圍.選擇適當?shù)募夹g可以改善系統(tǒng)設計,同時保持最低的功耗和最小的占用空間.

通過提供高Q值,穩(wěn)定的諧振和寬頻率范圍,石英晶體可以為高性能市場提供低抖動振蕩器.出于適當原因應用正確類型有助于優(yōu)化高性能設計.以下是石英振蕩器的類型以及它們在高帶寬應用中最有利的時候.

1.第三次泛音

第三個泛音石英晶體振蕩器利用振蕩模式,該振蕩模式以基波頻率的三倍諧振.通過低噪聲振蕩器電路捕獲第三個泛音并保持振蕩可能是棘手的.石英坯料必須具有非常高的質量,高純度和良好的拋光.否則,振蕩器電路可能不振蕩.

然而,以這么高的頻率驅動石英確實是典型頻率范圍的三倍.第三泛音(在大多數(shù)標準晶體中通常從大約20MHz到80MHz)可以容易地將頻率擴展到大約200MHz.在高性能應用中,從較高的基頻開始可以實現(xiàn)較低的乘法,并且隨著時鐘傳播到所有必要的子系統(tǒng),最終會增加噪聲.這些器件可以以較低的成本和較小的占地面積制造.簡單的振蕩器電路產(chǎn)生很少的過量噪聲,從而實現(xiàn)良好的低抖動和低噪聲設計.如果尺寸和低噪聲很重要,那么第三個泛音可能是要走的路,在你不需要大于200MHz的情況下.

2.鎖相環(huán)解決方案

由于晶體的基本振蕩器頻率具有接近80MHz的上限而沒有進入精品技術,因此許多電路被設計為倍增基本基頻的頻率并增加范圍.最常用的是鎖相環(huán)(PLL).

PLL是專用反饋系統(tǒng),在反饋路徑中采用分頻器.由于閉環(huán)的傳遞函數(shù)是反饋的反函數(shù),因此系統(tǒng)成為乘數(shù).這聽起來像是從低頻基站獲得更高頻率的簡單方法.雖然這種技術很常見,但確實需要付出代價.

PLL本身可能很復雜,與基本振蕩器芯片相比,這增加了成本.此外,它會增加噪音.PLL將晶體的基本相位噪聲相乘,然后引入稱為PLL駝峰的本底噪聲.該樓層往往成為高性能系統(tǒng)的限制因素.

最后,PLL消耗功率.當乘法更高,噪聲更低并且乘法更精細時,需要更多功率.盡管增加了成本,功耗,尺寸,復雜性和噪聲,但PLL已經(jīng)在高性能系統(tǒng)中發(fā)揮作用,特別是在需要高頻時.超過200MHz的頻率被認為是精品.良好的PLL設計具有低于130fs的超低相位噪聲,例如AX5或AX7,可以輕松支持一些最低抖動要求,同時提供50MHz至2.1GHz的任何頻率.

3.高頻基頻

隨著石英晶體被推向越來越高的共振頻率,有一點不能被認為是普通的晶體技術.雖然大多數(shù)石英晶體以基本模式工作(與第三泛音相比),但超過100MHz的振蕩需要納米尺度和光刻技術,這些技術被認為是精品.結果是產(chǎn)量較低的制造方法產(chǎn)生薄晶體.精品技術不靈活,需要為每個頻率空白生成微調.它還引入了成本.HFF技術可能不被視為主流.盡管如此,200MHz以上的一些低噪聲應用已經(jīng)從采用該技術中受益.

大多數(shù)超低抖動解決方案可通過低成本和低噪聲的第三泛音技術或頻率靈活的PLL技術來解決.選擇主要取決于頻率范圍.選擇適當?shù)募夹g可以改善系統(tǒng)設計,同時保持最低的功耗和最小的占用空間.

1/5